设计十二：八路抢答器的制作与设计
（姓名：黄 娟 学号：20061042122 姓名：黎晓明 学号：20061042127）
摘 要：为了适应高校等多代表队单位活动，需要一个多路抢答器，本文讲述了电路各部分的设计及其功能，能够实现抢答器功能的方式有多种，可以采用前期的模拟电路，数字电路或模拟电路与数字电路相结合的方式，该系统主要采用数字电路的方式。
关键字：八路抢答器 锁存器 编码器 译码器 数码显示
实验器材：74Ls373（八路锁存器）, 74ls30（八输入与非门）, 74ls32（二输入四或门），74ls04（六反向器）,74ls148（三线编码器），74Ls247(共阳极七段译码管)。
实验设计：
一、系统的功能描述：
本八路抢答器的设计方法很简单，抢答前只需要将开关k置于2，然后再置于1，即可进行抢答。当锁存器输入信号均为同一个电平时，控制电路输出控制信号使锁存器进入工作状态，这时锁存器输入端的电平送往相应的输出端，当有一输入端电平发生跳变时，其对应输出端电平也随着变，此变化的输出电平送入控制电路，控制电路产生使锁存器锁存的控制信号，锁存器，我们知道只要给它控制端一个电平它就会进入锁存工作状态，不管任何一个输入端电平发生了变化，各输出端电平都会保持不变，与其他输出端电平不一样的那个输出端的电平经编码器编码后送入数码显示译码器，控制驱动器驱动七段数码管进行数字的显示。
二、设计原理和功能：
输入锁存，当八路锁存器74ls373的s端为高电平时，锁存器输入端（1D-8D）的电平能直接送到相应的输出端由高电平变到低电平时，锁存器锁存，即输入端电平不能送到输出端，各输出端保持锁存前的电平，先将开关K置于2，此时74Ls373的s端为高电平，导致其输出端为低电平，经非门1后变成高电平，再由或门送到74ls373的s端控制端，然后将开关k置于1，这时由于或门的另一输入仍为高电平，故s控制端仍保持高电平，当八个按钮开关AN0-AN7中有一个先按下时，其对应的D端变为低电平，此低电平经锁存器送到相应的Q输出端，这时74ls373的八个输入端因有一个端变为低电平，所以它的输出端变为高电平，经非门1和或门后，使控制端由高电平变成低电平，74Ls373执行锁存功能，如果这时，还有按钮按下，锁存器对应的输出端电平也不会变。
三、八路抢答器的原理图和电路图：
四、编码和译码显示：
74LS148为输入低电平有效和输出低电平有效，即当I0端为低电平而其它输入端为高
电平时，输出端Y2,Y1,Y0均为高电平，I1端为低电平而其它输入端为高电平时，Y2,Y1端均为高电平，Y0 端为低电平，以此类推锁存在锁存器输出端的低电平送到74LS148，由 74LS148进行编码，编成的二进制代码电平经非门 2 3 4分别倒相后，送到BCD码七段译码驱动器74LS247再由74LS247输出端送出驱动电平驱动共阳极七段数码管5EF105显示相应的数字，如I0端为低电平时，显示0;I4端为低电平时，显示4，当八个按钮开关都不按下时，由于锁存器的各输出端均为高电平，经74LS30后使74LS247的熄灭控制端得到低电平，因此数码管不显示。
74LS373结构原理图，电路连接图和引脚图：
E |
G |
功能 |
0 |
0 |
直通Qi=Di |
0 |
1 |
保持（Qi保持不变） |
1 |
X |
输出高阻 |
74Ls373的功能表：
E |
G |
D |
Q |
L |
H |
H |
H |
L |
L |
L |
L |
L |
L |
X |
Q |
上表是74LS373的真值表，表中：
低电平， H——高电平； X——不定态； Q0——建立稳态前Q的电平；G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；
当G为下降沿时，将输入数据锁存。74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。
74Ls247的译码器功能表和外部引线图：
图4.18.5 74LS247的外引线排列
表4.18.4 74LS247 BCD七段显示译码器功能表
十进制 功 能 |
输 入 端 |
输 出 端 |
字形 |
|
|
|
A3 A2 A1 A0 |
a b c d e f g |
灭灯 |
× |
× |
0 |
× × × × |
1 1 1 1 1 1 1 |
全灭 |
试灯 |
× |
× |
1 |
× × × × |
0 0 0 0 0 0 0 |
8 |
0 |
1 |
1 |
1 |
0 0 0 0 |
0 0 0 0 0 0 1 |
0 |
1 |
1 |
× |
1 |
0 0 0 1 |
1 0 0 1 1 1 1 |
1 |
2 |
1 |
× |
1 |
0 0 1 0 |
0 0 1 0 0 1 0 |
2 |
3 |
1 |
× |
1 |
0 0 1 1 |
0 0 0 0 1 1 0 |
3 |
4 |
1 |
× |
1 |
0 1 0 0 |
1 0 0 1 1 0 0 |
4 |
5 |
1 |
× |
1 |
0 1 0 1 |
0 1 0 0 1 0 0 |
5 |
6 |
1 |
× |
1 |
0 1 1 0 |
0 1 0 0 0 0 0 |
6 |
7 |
1 |
× |
1 |
0 1 1 1 |
0 0 0 1 1 1 1 |
7 |
8 |
1 |
× |
1 |
1 0 0 0 |
0 0 0 0 0 0 0 |
8 |
9 |
1 |
× |
1 |
1 0 0 1 |
0 0 0 0 1 0 0 |
9 |
参考文献：
[1]《电子技术基础》 数字部分（第五版） 主编：康华光
高等教育出版社
[2]《电子技术实验报告册》 主编：李家旺
[3] http://search.huochepiao.com
[4] http://www.51hei.com
系统作品图
